Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Micron Mengembangkan Teknologi DRAM Generasi Baru dengan Strategi Berbeda
Micron Technology menjelaskan arah inovasi memori generasi berikutnya melalui pemaparan peta jalan semikonduktor yang berlangsung pada 21 Oktober 2026. Pada kesempatan itu, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menjelaskan pendekatan perusahaan dalam mengembangkan kemampuan manufaktur DRAM. Langkah pengembangan yang cukup menonjol adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Sebagai gantinya, Micron memusatkan pengembangan pada arsitektur 6F² dengan integrasi teknologi penyambungan wafer dan pengembangan struktur tiga dimensi. Arah pengembangan baru tersebut mencerminkan pertimbangan biaya manufaktur, kompleksitas produksi, dan efisiensi kepadatan chip.
Perkembangan tersebut tidak dapat dipisahkan dari meningkatnya kebutuhan memori untuk infrastruktur pemrosesan AI. Pada perangkat komputasi generasi terbaru, DRAM memegang peranan penting dalam mendukung pemrosesan informasi sementara. Ketika aplikasi semakin kompleks, produsen semikonduktor berupaya menciptakan chip yang mampu menampung lebih banyak data tanpa menambah kebutuhan listrik secara tidak terkendali. Meski kebutuhan terus meningkat, memperkecil ukuran transistor dan kapasitor menjadi semakin sulit. Untuk menghadapi kondisi ini, Micron menggabungkan berbagai inovasi agar kemampuan DRAM terus berkembang.
Mengenal Teknologi Penyambungan Wafer untuk Chip Generasi Baru
Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu metode penyatuan dua wafer semikonduktor atau lebih untuk menghasilkan perangkat dengan susunan lebih kompleks. Untuk produksi semikonduktor modern, pendekatan ini dapat memungkinkan pemisahan beberapa fungsi rangkaian sebelum komponen dirangkai menjadi satu. Pendekatan penyambungan ini memungkinkan terciptanya fleksibilitas desain yang lebih beragam dibandingkan dengan rancangan chip yang sepenuhnya dibuat dalam satu bidang. Meskipun demikian, Micron masih belum memaparkan secara lengkap bagaimana wafer bonding akan digunakan pada generasi memori 1ε. Karena informasi teknisnya masih terbatas, dampak langsung terhadap performa belum bisa dinyatakan secara definitif.
Perusahaan menyiapkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang direncanakan menyusul node 1-delta. Generasi ini merupakan bagian dari peta jalan pengembangan memori planar Micron. Dari sudut pandang teknologi, wafer bonding berpotensi mendukung efisiensi penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Namun penerapannya harus memperhatikan ketepatan penyelarasan wafer, integritas antarmuka material, dan hasil chip yang memenuhi standar. Ketidaksempurnaan pada permukaan wafer dapat memengaruhi fungsi sirkuit maupun keandalan perangkat semikonduktor. Karena itu, pengembangan wafer bonding tidak hanya membutuhkan desain yang tepat, tetapi juga evaluasi kelayakan ekonomi.
Peran Litografi High NA EUV dalam Pengembangan DRAM
Di samping mempersiapkan teknologi penyambungan wafer, Micron juga meneliti penerapan High NA EUV untuk generasi proses DRAM berikutnya. Litografi Extreme Ultraviolet dengan numerical aperture tinggi merupakan metode pencetakan pola semikonduktor yang memungkinkan pembentukan pola dengan ketelitian struktur yang lebih baik. Dibandingkan EUV konvensional, teknologi ini memanfaatkan kemampuan pemfokusan cahaya yang lebih tinggi. Peningkatan kemampuan optik ini dapat mendukung penurunan ukuran fitur yang dibentuk melalui proses litografi. Berdasarkan prinsip ini, High NA EUV berperan sebagai teknologi penting untuk mengatasi sebagian tantangan pencetakan pola chip.
Dalam peta jalan Micron, High NA EUV termasuk dalam penelitian menuju generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Pendekatan litografi tersebut dapat memberikan kemampuan tambahan bagi pengembangan DRAM dengan struktur lebih rapat. Akan tetapi, penerapan litografi generasi terbaru membutuhkan investasi sangat besar. Di luar kebutuhan investasi perangkat, produsen chip harus mempertimbangkan produktivitas manufaktur, stabilitas proses pencetakan, dan kompatibilitas dengan teknologi produksi yang digunakan. Micron juga menjalankan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Walaupun demikian, jadwal produksi massal High NA EUV untuk DRAM Micron masih belum memiliki tanggal resmi.
Strategi Transisi Micron Menuju Teknologi DRAM Tiga Dimensi
Dalam peta jalan teknologinya, Micron menempatkan generasi 1γ atau 1-gamma sebagai salah satu fondasi utama. Node tersebut telah memasuki produksi volume tinggi. Untuk tahap pengembangan berikutnya, Micron menyiapkan node 1δ atau 1-delta yang ditargetkan mulai diproduksi secara massal pada paruh kedua 2027. Micron menargetkan, generasi tersebut mampu meningkatkan kepadatan bit sekitar pertengahan kisaran 20 persen dibandingkan 1-gamma. Target kepadatan yang lebih tinggi diharapkan menghadirkan kapasitas memori lebih besar dalam area wafer yang tersedia. Meskipun demikian, realisasi keuntungan tersebut ditentukan oleh proses pengembangan dan efisiensi manufaktur komersial.
Setelah generasi 1-delta, Micron menyiapkan proses 1ε dengan rencana penerapan penyambungan wafer. Untuk tahap berikutnya, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang mengandalkan kombinasi teknologi litografi lanjutan. Selain melanjutkan miniaturisasi dua dimensi, Micron juga memiliki rencana 3D DRAM melalui generasi 3D1 dan 3D2. Teknologi tiga dimensi menawarkan peluang meningkatkan kapasitas melalui pengembangan struktur vertikal. Kendati pengembangannya sedang berlangsung, Micron masih belum memastikan waktu peluncuran 3D DRAM. Waktu penggunaan teknologi tersebut bergantung pada evaluasi biaya, kompleksitas manufaktur, dan kelayakan penggunaan pada produk komersial.
Peluang Memori Generasi Berikutnya bagi Pusat Data dan Komputasi
Kemajuan manufaktur semikonduktor menjadi bagian dari pengembangan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Di infrastruktur komputasi berskala besar, kinerja memori menentukan sebagian kemampuan sistem dalam mengakses data. Seiring meningkatnya ukuran model kecerdasan buatan, kebutuhan terhadap bandwidth memori tinggi terus meningkat. Untuk mendukung perkembangan ini, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Strategi diversifikasi tersebut menggambarkan pentingnya pengembangan yang tidak hanya memperbesar jumlah bit, tetapi juga mempertimbangkan konsumsi energi.
Salah satu konsep yang diperkenalkan adalah vHBM, yaitu arsitektur memori bertumpuk secara vertikal di atas prosesor. Berbeda dari HBM konvensional, vHBM bertujuan memperpendek jalur komunikasi. Dalam rancangan tersebut, pendekatan ini membuka peluang efisiensi komunikasi yang lebih baik. Di balik potensi tersebut, penempatan memori langsung di atas prosesor memerlukan sistem pendinginan yang lebih kompleks. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang lebih berfokus pada efisiensi energi. Sasaran generasi pertama vEIM menempatkan bandwidth 2 terabita per detik sebagai sasaran dengan target efisiensi energi lebih rendah dari 1 pJ/bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Rencana inovasi memori yang diperkenalkan Micron menunjukkan perubahan penting dalam persaingan teknologi manufaktur chip. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berupaya mempertahankan peningkatan kepadatan ketika batas fisik semakin terasa. Selain pendekatan tersebut, Micron juga mengembangkan teknologi memori vertikal serta menyiapkan solusi memori khusus untuk komputasi berperforma tinggi. Sekalipun sejumlah produk belum tersedia secara komersial, perkembangan tersebut menunjukkan potensi masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Apa pandangan Anda pengaruh inovasi DRAM tiga dimensi terhadap peningkatan kinerja sistem komputasi? Silakan bagikan pendapat Anda mengenai peluang teknologi memori modern.
