Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Inovasi Micron dalam Menghadapi Batas Miniaturisasi Chip DRAM
Micron Technology memperkenalkan rencana teknologi memori generasi berikutnya melalui pemaparan peta jalan semikonduktor yang berlangsung pada 21 Oktober 2026. Melalui presentasi tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menjelaskan pendekatan perusahaan dalam mengembangkan kemampuan manufaktur DRAM. Perubahan strategis yang menjadi perhatian adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Untuk menggantikan pendekatan tersebut, Micron berencana melanjutkan arsitektur 6F² dengan dukungan wafer bonding dan pengembangan struktur tiga dimensi. Arah pengembangan baru tersebut memperlihatkan pentingnya keseimbangan antara biaya manufaktur, kompleksitas produksi, dan peningkatan kinerja memori.
Strategi penelitian terbaru ini muncul seiring meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Di lingkungan pusat data, DRAM berfungsi sebagai bagian penting dalam menyediakan akses data berkecepatan tinggi. Ketika aplikasi semakin kompleks, produsen semikonduktor perlu mengembangkan chip yang mampu menampung lebih banyak data tanpa mengorbankan efisiensi daya. Meski kebutuhan terus meningkat, memperkecil ukuran transistor dan kapasitor menghadapi hambatan fisik yang semakin besar. Sebagai jawaban terhadap tantangan tersebut, Micron menyiapkan beberapa pendekatan teknologi agar peningkatan kepadatan tetap memungkinkan.
Peran Wafer Bonding dalam Meningkatkan Kepadatan Semikonduktor
Salah satu teknologi utama adalah wafer bonding, yaitu teknik penyambungan dua wafer semikonduktor atau lebih untuk membentuk struktur chip terintegrasi. Dalam pengembangan memori, pendekatan ini dapat memungkinkan pemisahan beberapa fungsi rangkaian sebelum bagian-bagian tersebut disatukan. Pendekatan penyambungan ini dapat menghadirkan fleksibilitas desain yang lebih besar dibandingkan dengan sejumlah pendekatan manufaktur konvensional. Meskipun demikian, Micron belum menjelaskan secara terperinci bagaimana wafer bonding akan diterapkan pada arsitektur DRAM 1-epsilon. Dengan demikian, besarnya peningkatan yang dihasilkan masih memerlukan pengujian.
Produsen memori tersebut mengembangkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang menjadi penerus teknologi 1-delta. Node manufaktur tersebut termasuk dalam peta jalan pengembangan memori planar Micron. Secara konseptual, wafer bonding dapat membantu mengoptimalkan penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Meski demikian, implementasinya harus memperhatikan ketepatan penyelarasan wafer, keandalan permukaan penggabungan, dan hasil chip yang memenuhi standar. Ketidaksempurnaan pada permukaan wafer bisa berdampak terhadap fungsi sirkuit maupun jumlah chip yang dapat digunakan. Oleh sebab itu, pengembangan wafer bonding tidak hanya membutuhkan desain yang tepat, tetapi juga pengujian reliabilitas berkelanjutan.
Kemampuan Litografi Generasi Baru untuk Memperluas Miniaturisasi Memori
Di samping mempersiapkan teknologi penyambungan wafer, Micron juga menyiapkan penggunaan High NA EUV untuk pengembangan node manufaktur lanjutan. High NA EUV merupakan metode pencetakan pola semikonduktor yang dirancang untuk menghasilkan pola dengan dimensi semakin kecil. Terhadap generasi EUV sebelumnya, teknologi ini menawarkan karakteristik resolusi optik yang lebih maju. Pengembangan pada sistem litografi dapat mendukung penurunan ukuran fitur yang dibentuk melalui proses litografi. Berdasarkan prinsip ini, High NA EUV menawarkan jalur pengembangan untuk mengatasi sebagian tantangan pencetakan pola chip.
Berdasarkan strategi manufaktur perusahaan, High NA EUV dipertimbangkan untuk generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Teknologi ini diharapkan mendukung pengembangan DRAM dengan ukuran pola semakin kecil. Akan tetapi, adopsi sistem pencetakan beresolusi tinggi memerlukan biaya peralatan yang tinggi. Tidak hanya biaya pembelian sistem, produsen chip perlu mengevaluasi produktivitas manufaktur, stabilitas proses pencetakan, dan integrasi terhadap proses fabrikasi. Sebagai bagian dari penelitian jangka panjang, Micron melakukan kolaborasi dengan Albany NanoTech untuk mengeksplorasi proses produksi semikonduktor generasi berikutnya. Namun, jadwal produksi massal High NA EUV untuk DRAM Micron belum diumumkan secara pasti.
Strategi Transisi Micron Menuju Teknologi DRAM Tiga Dimensi
Melalui strategi manufaktur yang diumumkan, Micron memposisikan generasi 1γ atau 1-gamma sebagai basis manufaktur DRAM terkini. Generasi proses ini sudah digunakan dalam manufaktur berskala besar. Sebagai penerusnya, Micron mengembangkan node 1δ atau 1-delta yang dijadwalkan mengalami peningkatan produksi pada paruh kedua 2027. Berdasarkan sasaran pengembangan perusahaan, generasi tersebut memberikan kenaikan kepadatan bit pada kisaran dua puluhan persen dibandingkan 1-gamma. Target kepadatan yang lebih tinggi dapat mendukung kapasitas memori lebih besar dalam luas silikon yang sebanding. Meskipun demikian, realisasi keuntungan tersebut ditentukan oleh proses pengembangan dan efisiensi manufaktur komersial.
Pada tahapan yang lebih maju, Micron memperluas penelitian menuju 1-epsilon dengan dukungan teknologi wafer bonding. Selanjutnya, perusahaan mengarahkan penelitian menuju node 1-zeta dan 1-eta yang mengandalkan kombinasi teknologi litografi lanjutan. Selain melanjutkan miniaturisasi dua dimensi, Micron juga memiliki rencana 3D DRAM melalui generasi 3D1 dan 3D2. Teknologi tiga dimensi dapat menjadi alternatif untuk meningkatkan kapasitas melalui penyusunan komponen dalam beberapa lapisan. Kendati pengembangannya sedang berlangsung, Micron belum mengumumkan tanggal produksi massal 3D DRAM. Waktu penggunaan teknologi tersebut akan mempertimbangkan biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.
Peluang Memori Generasi Berikutnya bagi Pusat Data dan Komputasi
Kemajuan manufaktur semikonduktor menjadi bagian dari pengembangan sistem kecerdasan buatan yang menjalankan komputasi berintensitas tinggi. Dalam lingkungan server AI, kinerja memori menentukan sebagian kemampuan sistem dalam mengakses data. Seiring meningkatnya ukuran model kecerdasan buatan, kebutuhan terhadap bandwidth memori tinggi menjadi semakin penting. Sehubungan dengan kebutuhan tersebut, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Strategi diversifikasi tersebut mencerminkan perhatian perusahaan yang tidak hanya meningkatkan kepadatan penyimpanan, tetapi juga menyesuaikan performa dengan kebutuhan pemrosesan.
Inovasi yang menjadi perhatian adalah vHBM, yaitu teknologi integrasi memori dan prosesor dalam susunan vertikal. Dibandingkan dengan susunan HBM tradisional, vHBM dirancang untuk mendekatkan memori dengan unit pemrosesan. Dalam rancangan tersebut, pendekatan ini berpotensi meningkatkan bandwidth. Di balik potensi tersebut, penempatan memori langsung di atas prosesor menghadirkan tantangan pengelolaan panas. Perusahaan turut memperkenalkan konsep vEIM yang mengutamakan kebutuhan pemrosesan berdaya terbatas. Rencana performa vEIM tahap pertama menargetkan kemampuan transfer data sebesar 2 TB/s dengan konsumsi energi di bawah 1 pJ untuk setiap bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut masih belum diumumkan.
Arah Pengembangan Semikonduktor Setelah Inovasi Terbaru Micron
Strategi pengembangan Micron memperlihatkan arah pengembangan baru dalam pengembangan memori komputer. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berupaya mempertahankan peningkatan kepadatan ketika pengembangan struktur konvensional menghadapi tantangan. Selain pendekatan tersebut, Micron juga mengembangkan teknologi memori vertikal serta mengembangkan rancangan memori lanjutan untuk komputasi berperforma tinggi. Sekalipun sejumlah produk belum tersedia secara komersial, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Bagaimana menurut Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap perkembangan perangkat kecerdasan buatan? Silakan bagikan pendapat Anda mengenai arah inovasi industri semikonduktor.
